粉碎机厂家
免费服务热线

Free service

hotline

010-00000000
粉碎机厂家
热门搜索:
技术资讯
当前位置:首页 > 技术资讯

可编程逻辑器件融合CPLDFPGA最佳特性

发布时间:2020-07-21 18:10:43 阅读: 来源:粉碎机厂家

可编程逻辑器件融合CPLD+FPGA最佳特性

本文引用地址: Lattice(莱迪思)半导体公司近日推出了新的MachXO可编程逻辑器件系列产品,Lattice称,这种新一代的跨越式可编程逻辑器件支持传统上由高密度的CPLD或者低容量的FPGA所实现的应用。据Lattice现场应用支持副总裁Jock Tomlinson介绍,MachXO逻辑器件建立在低成本的130nm嵌入式Flash处理工艺上。它能够在单芯片中瞬时工作,这种特性对于许多CPLD应用来说是十分重要的。3.5ns的管脚至管脚的延时使得器件能够满足当代系统设计的高速要求。“E”型MachXO器件采用了1.2V逻辑核技术,适用于超低功耗的应用。一个片上的电压调整器使得“C”型MachXO器件可以支持1.8V, 2.5V或3.3V的外部电压,从而支持传统的系统电源要求。与此同时,在MachXO系列的所有成员中还增加了分布式存贮器、一种低待机功耗的睡眠模式以及通过Lattice特有的TransFR技术来透明地更新逻辑配置的功能。此外,在较大的系列成员中,增加了对嵌入式RAM(EBR)和锁相环(PLL)时钟电路以及PCI和LVDS I/O的支持,提供了通常仅在传统的FPGA结构中才有的功能。与此同时,还保留了Lattice前几代CPLD(如流行的MACH器件)的瞬时上电、单片和高速的优点。据了解,MachXO系列有四个密度等级,包括256、640、1200 和2280 LUT的器件,用户的I/O数目从78至271个。MachXO1200和MachXO2280支持1或者2个模拟锁相环,以及1或者3个9K位的嵌入式RAM块,每个器件分别有9.2K或27.6K位的块存储器。Flash使得每个EBR块不仅可以被配置成标准的单口和双口RAM功能,而且可以成为非易失性的用户ROM。专用的“硬”FIFO支持逻辑提高了FIFO实现的效率,并且无需额外的LUT用于指针和标志功能。这些新的器件能让系统设计者在单位逻辑功能上降低50%的成本,而且在特性上有了极大的提升。

MachXO低功耗睡眠模式可减少100倍的待机功耗,支持那些要求低功耗的应用。该器件还支持Lattice特有的TransFR(透明的现场重新配置)技术,能够在器件使用SRAM配置存储器继续正常工作的情况下,对Flash配置存储器进行透明的编程。新的配置可以方便的在数毫秒中从Flash下载到SRAM块中。TransFR技术使得器件能在不严重中断系统运行的情况下实现更新,确保了现场逻辑更新的灵活性。Jock Tomlinson说,在每个器件的内核中是一个查找表阵列,可以用来实现逻辑和小型的分布式存储器。这个阵列被灵活的I/O所包围,这些I/O能够实现多种流行的I/O标准,如LVCMOS。在大一些的器件中,还支持PCI和LVDS。另外,用于MachXO器件的完整的时序驱动设计包含在Lattice的ispLEVER 设计工具套件中。Mentor Graphics的Precision RTL Synthesis和Synplicity的Synplify综合工具支持VHDL和Verilog设计输入。ispLEVER软件提供了一整套实现、验证和编程工具。

南宁碧莲盛好吗

宁波碧莲盛官网

大连碧莲盛好吗